ModelSim을 사용하고 ALU를 구현하고 있습니다. 이것은 할당 부분입니다.
assign {cout,dst} = (op_i == add ) ? scr0+scr1+cin:
(op_i == sub ) ? scr1-scr0:
(op_i == shift_l) ? {scr0[15:0],cin}:
(op_i == shift_r) ? {scr0[0],cin,scr0[15:1]}:
(op_i == ar_shift_r) ? {scr0[0],scr0[15],scr0[15:1]}:
(op_i == par) ? { ^scr0,scr0[15:0] } :
(op_i == rotate)? {scr0[14:0],scr0[15]}:
(op_i == Nor ) ? (scr1 ~| scr0) :
17'h00000;
마지막 Nor은 나에게 오류를주는 것입니다. noring 대신 oring을 시도하면 작동합니다. 그러나 ~|예기치 않은 ~|오류 가 표시 됩니다.
SystemVerilog에서 ~|연산자는 단항 NOR입니다. 벡터의 모든 비트를 함께 NOR하기 때문에 NOR 감소라고도합니다. 비트 단위 배타적 NOR 연산자가 ~^나 ^~,하지만 NOR는.
비트 NOR을 구현하려면 비트 OR 다음에 비트 부정을 수행해야합니다.
~(scr1 | scr0)
이 기사는 인터넷에서 수집됩니다. 재 인쇄 할 때 출처를 알려주십시오.
침해가 발생한 경우 연락 주시기 바랍니다[email protected] 삭제
몇 마디 만하겠습니다