在Patterson＆Hennessy的附录B中，引入了两个不同的缓存未命中率指标：misses/instruction和misses/memory-reference。
得出将两者相关的方程式：
未命中/指令=未命中/内存引用*内存引用/指令
他们继续描述该misses/instruction指标的优点：
每条指令未命中的优点是它独立于硬件实现。例如，推测性处理器获取的指令数是实际提交指令数的两倍，如果按每个内存引用而不是每个指令的丢失来衡量，则可以人为地降低丢失率。
以上怎么可能？假设misses/memory-reference在投机处理器中人为地降低了比率，该方程式是否暗示发生同样的事情misses/instruction？
不可以，因为应该对每个提交的指令使用未命中（而不是每个获取的指令未命中，而不是每个执行的指令未命中）。
本文收集自互联网，转载请注明来源。
如有侵权，请联系[email protected] 删除。
我来说两句