我想写触发器JK。我写了它，但是当我运行它时，它总是返回x。它应该看起来像这样：pic和test模块仅用于测试
`timescale 1ns / 100ps
module flipflopJK(input j , k , r , s , clk , output q , nq);//nq = not q -- r=rest -- s=set
wire w1,w2,w3,w4;//explaine wires in pic in file
assign w3=q;
assign w4=nq;
nand n1(w1,j,clk,nq);
nand n1(w2,k,clk,w3);
nand n3(q,r,w1,w4);
nand n4(nq,s,w2,w3);
endmodule
module test;
reg clk,rst,st,a,b;
wire ck;
flipflopJK f(.j(a),.k(b),.r(rst),.s(st),.clk(clk),.q(ck),.nq( ));
initial
begin
$monitor("j:%b k:%b ck:%b",a,b,ck);
end
initial
begin
clk = 1'b0;
rst = 1'b1;
st=1'b1;
a=1'b0;b=1'b0;
#5 a=1'b0;b=1'b1;
#10 a=1'b1;b=1'b0;
#15 a=1'b1;b=1'b1;
end
always
#5 clk = ~clk;
endmodule
编译后的结果
soroush@soroush:~/Desktop/MadarManteghi/P2$ vvp P2
j:0 k:0 ck:x
j:0 k:1 ck:x
j:1 k:0 ck:x
j:1 k:1 ck:x
我收到编译错误。我将第二个n1实例更改为n2。
您需要在测试台中脉动st或rst拉低。
initial
begin
clk = 1'b0;
rst = 1'b1;
st=1'b1;
repeat (5) @(negedge clk);
st=0;
repeat (5) @(negedge clk);
a=1'b0;b=1'b0;
repeat (5) @(negedge clk);
a=1'b0;b=1'b1;
repeat (5) @(negedge clk);
a=1'b1;b=1'b0;
repeat (5) @(negedge clk);
a=1'b1;b=1'b1;
end
本文收集自互联网，转载请注明来源。
如有侵权，请联系[email protected] 删除。
我来说两句