我一直在寻找这个问题的答案，但找不到明确的答案。它是在多个寄存器之间分配数字还是不能简单地处理它？我尝试用 MARS 测试它并使用数字 4294967296，即 0x100000000，但寄存器仅保存了 0x00000000，因此省略了“1”位。有没有办法处理这样的数字？
使用 2 个寄存器，一个额外的用于高半部分。MIPS 没有标志，因此没有像在许多其他 ISA 上那样添加 int64_t的 2 指令add/add-with-carry方法，但是您可以查看编译器输出的 C 函数，该函数很容易添加两个 64 位整数。
#include <stdint.h>
int64_t add64(int64_t a, int64_t b) {
return a+b;
}
使用 gcc5.4 1在 Godbolt 编译器资源管理器上为 MIPS编译：-O3 -fno-delayed-branch
add64:
addu $3,$5,$7
sltu $5,$3,$5 # check for carry-out with sum_lo < a_lo (unsigned)
addu $2,$4,$6 # add high halves
addu $2,$5,$2 # add the carry-out from the low half into the high half
j $31 # return
nop # branch-delay slots
脚注 1：所以 GCC 只用 NOP填充分支延迟槽，而不是真正的指令。因此，相同的代码可以在没有延迟槽的简化 MIPS 上运行，如默认情况下 MARS 模拟。
在内存中，大端模式下的 MIPS（MIPS 的更常见选择）以大端顺序存储整个 64 位整数，因此“高半”（最高有效 32 位）位于低地址，因此该字的最高字节位于最低地址，所有 8 个字节均按位值降序排列。
void add64_store(int64_t a, int64_t b, int64_t *res) {
*res = a+b;
}
## gcc5.4 -O3 for MIPS - big-endian, not MIPS (el)
addu $7,$5,$7 # low half
lw $2,16($sp)
sltu $5,$7,$5 # carry-out
addu $4,$4,$6
addu $5,$5,$4 # high half
sw $5,0($2) # store the high half to res[0..3] (byte offsets)
sw $7,4($2) # store the low half to res[4..7]
j $31
nop # delay slot
从所使用的寄存器编号可以看出，调用约定在较低编号的寄存器（较早的 arg）中传递高半部分，这与小端架构不同，在小端架构中，高半部分在后面的 arg-passing slot 中。如果您用完寄存器并且int64_t在堆栈上传递了一个，这会使事情按预期工作。
在具有标志和带进位加法指令的体系结构上（例如 ARM32），您会得到一条加法指令，该指令可创建 33 位结果C:R0（进位标志中的最高位，寄存器中的低位 32）。
add64:
adds r0, r2, r0 @ ADD and set flags
adc r1, r3, r1 @ r1 = r1 + r3 + carry
bx lr
你标记了这个 MIPS32，所以你没有可用的 ISA 的 64 位扩展。它于 1991 年在MIPS III中引入，但对于嵌入式使用，MIPS32 是现代 MIPS，具有除 64 位寄存器之外的扩展。
相同的推理适用于 64 位 MIPS 上的 128 位整数 daddu
本文收集自互联网，转载请注明来源。
如有侵权，请联系[email protected] 删除。
我来说两句